過(guò)孔設計

在高速PCB設計中，看似簡(jiǎn)單的通孔往往會(huì )給電路設計帶來(lái)很大的負面影響。為了減少過(guò)孔寄生效應造成的不良影響，我們可以盡最大努力：

考慮到成本和信號質(zhì)量，選擇了合理的通孔尺寸。例如，對于6-10層內存模塊PCB設計，最好選擇10/20MIL（鉆孔/焊盤(pán)）過(guò)孔。對于一些高密度小型電路板，也可以嘗試使用8/18密耳過(guò)孔。在目前的技術(shù)條件下，很難使用較小的通孔（當孔深超過(guò)鉆孔直徑的6倍時(shí)，無(wú)法保證孔壁均勻鍍銅）；對于電源或地線(xiàn)的過(guò)孔，可以考慮使用更大的尺寸來(lái)降低阻抗。使用較薄的 PCB 板有利于減小過(guò)孔的兩種寄生參數。

盡量不要改變PCB上的信號布線(xiàn)層，也就是說(shuō)，盡量不要使用不必要的過(guò)孔。

電源和接地的引腳應在附近穿孔。通孔和引腳之間的引線(xiàn)越短越好。

將一些接地過(guò)孔放置在信號層變化過(guò)孔附近，為信號提供最近的電路。甚至可以在PCB上放置大量冗余接地過(guò)孔。

降低噪聲與電磁干擾的一些經(jīng)驗

如果你能使用低速芯片，你就不需要高速芯片。高速芯片用于關(guān)鍵位置。

一系列電阻器可用于降低控制電路上下邊緣的速度變化率。

嘗試為繼電器提供某種形式的阻尼，例如RC設置電流阻尼。

使用符合系統要求的最低頻率時(shí)鐘。

時(shí)鐘應盡可能靠近使用時(shí)鐘的設備，石英晶體振蕩器的外殼應接地。

用地線(xiàn)環(huán)繞時(shí)鐘區域，時(shí)鐘線(xiàn)應盡可能短。

不要在石英晶體和噪聲敏感設備下布線(xiàn)。

時(shí)鐘、總線(xiàn)和芯片選擇信號應遠離I/O線(xiàn)和連接器。

垂直于I/O線(xiàn)的時(shí)鐘線(xiàn)的干擾小于平行于I/O線(xiàn)的時(shí)鐘線(xiàn)的干擾。I/O 驅動(dòng)電路盡量靠近 PCB 板邊，讓其盡快離開(kāi) PCB。對進(jìn)入 PCB 的信號要加濾波，從高噪聲區來(lái)的信號也要加濾波，同時(shí)用串終端電阻的辦法，減小信號反射。

MCU的無(wú)用端應連接在高位，或接地，或定義為輸出端。集成電路上與電源和接地連接的端部應連接，不得懸空。

未使用的門(mén)電路的輸入端不得懸空，未使用的運算放大器的正輸入端應接地，負輸入端應連接到輸出端。

印制板應盡可能使用45條虛線(xiàn)，而不是90條虛線(xiàn)，以減少高頻信號的外部傳輸和耦合。

印制板根據頻率和電流開(kāi)關(guān)特性進(jìn)行劃分，噪聲分量和非噪聲分量之間的距離更遠。

單屏和雙面屏采用單點(diǎn)接地供電和單點(diǎn)接地，電源線(xiàn)和地線(xiàn)應盡可能粗。

模擬電壓輸入線(xiàn)和參考電壓端子應盡可能遠離數字電路信號線(xiàn)，尤其是時(shí)鐘。

對于a/D設備，數字部分和模擬部分不得交叉。

元件引腳應盡可能短，去耦電容器引腳應盡可能短。

關(guān)鍵線(xiàn)路應盡可能粗，兩側應加保護區。高速線(xiàn)路應該短而直。

對噪聲敏感的線(xiàn)路不得與大電流和高速開(kāi)關(guān)線(xiàn)路平行。

不要在微弱信號電路和低頻電路周?chē)纬呻娏骰芈贰?/p>

不要對任何信號形成回路。如果不可避免，則盡可能縮小環(huán)路面積。每個(gè)集成電路有一個(gè)去藕電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。

用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲能電容，使用管狀電容時(shí)，外殼要接地。

對干擾十分敏感的信號線(xiàn)要設置包地，可以有效地抑制串擾。

信號在印刷板上傳輸，其延遲時(shí)間不應大于所有器件的標稱(chēng)延遲時(shí)間

今天就簡(jiǎn)單介紹到這里，其余的我們下次再詳細介紹啦！